Наращивание разрядности схем управления адресом микрокоманд К1804ВУ1 и К1804ВУ2. Исполнитель

Наращивание разрядности схем управления адресом микрокоманд К1804ВУ1 и К1804ВУ2.

План:

1. Наращивание разрядности схем управления адресом микрокоманд К1804ВУ1 и К1804ВУ2.

2. Схема управления следующим адресом К1804ВУЗ.

 {spoiler=Подробнее}

1.Наращивание разрядности схем управления адресом микрокоманд К1804ВУ1 и К1804ВУ2.

При формировании адресов, разрядность которых больше четырех, необходимо объединить несколько схем. Так, блок из трех микросхем позволяет обращаться к памяти микрокоманд объемом в 4096 слов. В простых контроллерах при такой памяти микрокоманд может не понадобиться использование внешней программы. При наращивании необхо­димо соединить не только шины управления (SO, SI, FE, PUP, Г, RE, ОЕ) каскадно включаемых схем, но и выходы переноса С4 предыдущей, младшей микросхемы со входом переноса СО следующей, более старшей. Сигнал СО обладает управляющими свойствами, поэтому необходимо обеспечивать установление сигнала переноса на старшей микросхеме до прихода положительного фронта тактового сигнала.

1. Схема управления следующим адресом К1804ВУЗ.

Функциональная схема, оцифровка и обозначение выводов приведены на рис. 4.24. Основной частью БИС является комбинационный преобразователь, имеющий пять входов и восемь выходов и представляющий собой ПЗУ емкостью в 32 8-разрядных слова. На выходных шинах установлены буферы с тремя состояниями. Схема позволяет реализовать 16 инструкций управления последовательностью микрокоманд. Более подробно с работой этой микросхемы можно ознакомиться в [88].

и микросхемы К1804ВУ1. Она предназначена для построения блоков микропрограммного управления (БМУ) микропроцессорных систем. Основная ее функция заключается в формировании последовательности адресов микрокоманд, хранящихся в микропрограммной памяти, под действием внешних сигналов управления. От микросхемы К1804ВУ1 отличается гораздо большей разрядностью. Внутренние и выходные 12-разрядные шины позволяют обращаться к 4096 ячейкам микрокомандной памяти без наращивания разрядности. Выходные сигналы управления трех стабильными буферными устройствами внешних устройств и 18 инструкций управления — все это расширяет возможности проектируемых БМУ.

Микросхема К1804ВУ4 изготовлена в 40-выводном корпусе. Оцифровка выводов и их обозначение приведены на рис. 4.25, а структурная схема — на рис. 4.26.

Структурную схему можно разбить на шесть функциональных блоков: регистр адреса/счетчик (РгА/Сч)', регистр счетчика микрокоманд (Рг СМК}, инкрементор, стек с указателем, формирователь признака нуля (Ф/7Я), схему управления следующим адресом (УСА), мультиплексор с выходным трех стабильным буфером. Практически К1804ВУ4 — это гибрид нескольких К1804ВУ1 иК1804ВУЗ.

Мультиплексор 4-входовый предназначен для выбора одного из четырех источников адреса следующей микрокоманды. Это может быть содержимое регистра РгА/Сч, счетчика микрокоманд Рг СМК, содержимое одной из ячеек стека или прямой вход адреса DO—D11. Выбор источника зависит от сигналов инструкции, поступающей извне на выводы 10—13, и двух управляющих сигналов СС и ССЕ — кода условия и разрешения кода условия соответственно. Выбранный мультиплексором адрес при сигнале разрешения выбора адреса ОЕ = О выводится на 12-разрядную шину У. Если же ОЕ- 1,то микросхема отключается от этой шины.

В регистр адреса/счетчика РгА/Сч запись информации извне по входной шине DO—D11 производится либо по положительному фронту тактового сигнала при подаче соответствующей инструкции, либо по сигналу RLD = О независимо от нее. В зависимости от выполняемой инструкции этот регистр используется как буфер адреса или числа циклов, или в качестве счетчика числа циклов, содержимое которого на каждом такте уменьшается на единицу, т. е. если в регистр будет загружено некоторое число N, то цикл будет выполнен ./V + 1 раз. Равенство нулю содержимого регистра —тестовое условие при выполнении некоторых инструкций.

Настройка регистра РгА/Сч на тот или другой режим работы осуществляется с помощью управляющих сигналов, вырабатываемых внутренней схемой управления следующим адресом.

Счетчик микрокоманд состоит из регистра счетчика микрокоманд Рг СМК и инкрементора. Любой текущий адрес с выхода мультиплексора подается через инкрементор в Рг СМК для запоминания. Регистр 12-разрядный. Запись информации в него происходит как и в другие регистры этой микросхемы по положительному фронту тактового импульса Т. Выходная шина регистра подключена к стеку и к мультиплексору.

Рис. 4.26. Структурная схема микросхемы К1804В4

Управление регистром осуществляется сигналом, подаваемым на вход переноса СО. При СО = 0 адрес с выхода мультиплексора передается без изменений (немодифицированным), т. е. приращение не осуществляется. Если же СО = 1, то происходит увеличение адреса передаваемого с выхода мультиплексора в регистр Рг СМК. на единицу. Так могут выполняться последовательно расположенные в памяти микрокоманды.

Схема приращения микросхемы К1804ВУ4 не вырабатывает сигнала выходного переноса, а это является препятствием для наращивания разрядности. Однако следует отметить, что микропрограммы редко содержат больше 4096 микрокоманд. Если же их будет больше, то можно использовать постраничную структуру памяти, разбив микропрограмму на блоки. Одна из инструкций схемы управления следующим адресом (УСА) предусматривает установку счетчика микрокоманд в нулевое положение.

Стек состоит из указателя, дешифратора, накопителя и схемы записи — считывания и предназначен для хранения адреса возврата при выполнении подпрограмм и циклов.

Указатель стека представляет собой реверсивный счетчик, изменение информации в котором происходит по положительному фронту тактирующих импульсов. Сигналы указателя преобразуются дешифратором и определяют один из регистров стека, к которому производится обращение. Указатель стека всегда определяет последнее записанное в накопителе слово.

Схема записи — считывания обеспечивает необходимые переключения для передачи информации из счетчика микрокоманд в накопитель стека при записи и из накопителя на вход мультиплексора при чтении из стека.

Управление стеком осуществляется внешними сигналами на входах 10—13, СС и ССЕ. Возможны следующие режимы работы стека: очистка стека путем обнуления указателя стека; хранение (может осуществляться чтение из накопителя без изменения его содержимого); загрузка стека. При заполнении всех пяти накопительных регистров стека на выходе F'L указателя стека появ­ляется предупреждающий сигнал логического нуля. Загрузка в заполненный стек стирает информацию, записанную последней, и указатель стека при этом своего содержимого не изменяет.

Возможна еще одна операция со стеком — чтение из стека. При этом происходит считывание информации в порядке, обратном записи. Если чтение производится из пустого стека, то читается неопределенная информация, а указатель стека своего содержимого не изменяет.

Формирователь признака нуля формирует внутренний управляющий сигнал, когда в регистре РгА/Сч содержимое равно нулю.

Схема управления следующим адресом, как и в микросхеме К1804ВУЗ, представляет собой комбинационный преобразователь, имеющий семь входов, а не пять. Предназначена она для преобразования внешних управляющих сигналов 10—13, СС, ССЕ и одного внутреннего сигнала в набор управляющих сигналов для блока мультиплексора. Кроме внутренних -сигналов схема вырабатывает три сигнала (РЕ, ME, YE} для управления внеш­ними источниками адреса микрокоманд, подключенных к шине D. Эти сигналы используются для отключения от шины D буферов регистра микрокоманд, преобразователя начального адреса и регистра прерывания, которые обычно есть в структуре блока микропрограммного управления. Каждой  микрокомандой  вырабатывается  только   один   из  трех  сигналов разрешения,   чаще  всего  для  регистра  микрокоманд  БМУ.   Буферы  двух оставшихся устройств переходят в состояние высокого сопротивления.

В заключение можно сказать, что секционные микропроцессорные комплекты нового поколения, в частности, рассмотренный в этой главе комплект К1804, отличаются большой архитектурной гибкостью, совместимостью с ТТЛ и ТТЛШ сериями микросхем.

Структура К1804 позволяет организовать конвейерную обработку данных, что вместе с достаточно высоким быстродействием микросхем комплекта, среднее время задержки сигнала которых составляет около 100 не, обеспечивает высокую производительность разработанных на его основе вычислителей и контроллеров.

Обычно при появлении на рынке сбыта новых изделий остро встает вопрос о соответствующем их программном и техническом обеспечении. И в этом направлении комплект К1804 представляется достаточно перспективным. Уже появился в продаже микротренажер МТ1804, позволяющий знакомиться на практике

с возможностями этого комплекта.

Некоторые принципы и приемы проектирования устройств на базе комплекта К1804 можно позаимствовать в [62, 631.

Контрольные вопросы:

1.Наращивание разрядности схем управления адресом микрокоманд К1804ВУ1 и К1804ВУ2?

2. Схема управления следующим адресом К1804ВУЗ?

3. Принципы и приемы проектирования устройств на базе комплекта К1804?

{/spoilers}