Архитектура блоков микро¬программного управления Исполнитель

Архитектура блоков микро­программного управления

План:

1. Обобщенная логическая структура

2. Организация схем образования адреса

{spoiler=Подробнее}

Если изменение разрядности микропрограммируемых процессоров достигается благодаря секционной структуре БИС CPU, то адаптация к конкретным алго­ритмам — за счет возможности про­извольного кодирования ДОМ-микро-команд,   адресуемого   от   БИС   блоков  микропрограммного   управления   (MCU).

Обобщенная логическая структура ' MCU. Обобщенная логическая схема блока микропрограммного управления (рис. 1.9) включает: логику условий (LU); регистр состояний (RS); логику циклов (LC); регистр команд (RI); схему образо­вания адреса (PLA); логику прерываний (INTU); регистр микрокоманд (M1R) и адреса микрокоманд (RMA).

В каждом такте MCU генерирует адрес следующей микрокоманды на осно RESET ве местоположения внутри микропро­грамм (RMA), кодов обрабатываемых команд (RI), состояний триггеров RS и значений вырабатываемых процессором и периферией условий DY, наличия запро­сов прерываний, поступающих от кон­троллера прерываний, кода текущей ми­крокоманды (MIR). Таким образом, MCU является «сердцем» микроЭВМ и выполняет обширный перечень сложных функций. Большое число выво­дов микросхем и высокая степень инте­грации, необходимая для их реализации,

приводят к вырождению или упроще­нию ряда возможностей БИС или реали­зации MCU в виде нескольких микро­схем.

Для исследования архитектур MCU прежде всего следует рассмотреть спо­собы генерации адресов микрокоманд, за­ложенные при организации PLA.

Организация схем образования адреса. Простейшей дисциплиной адресации является принудительная, когда внутри каждой считанной из ROM микро­команды находится поле (DA), опреде­ляющее адрес следующей ячейки. Ис­пользование принудительной адресации предоставляет широкие возможности по размещению микропрограмм, но связано с большими затратами объема памяти. Для входа в начальные ячейки ROM ми­кропрограмм используется шипа (DI), подключенная к выходу регистра команд, по которой в первых тактах подается адрес начала микропрограмм для каждо­го кода операции. Специальное поле (F) определяет источник адреса на входе мультиплексора (MUX). Ниже приведен фрагмент микропрограммы умножения, построенный с использованием принуди­тельной адресации:

Ветвление между ячейками, выпол­няющими сдвиг при (R0) = О и сдвиг с суммированием при (R0)_m = 1, может осуществляться наложением значения (R0)_m через шину DY на адрес следующей микрокоманды в младшем разряде.

В отличие от принудительной адреса­ции, организация последовательностей адресов путем инкремента (либо декре­мента) текущего адреса в блоке инкре­мента (INC) не требует расширения поля микрокоманды в ROM, но накладывает ограничения по местонахождению сле­дующих микрокоманд, что приводит к росту длины микропрограмм и боль­шим сложностям в их размещении. Фраг­мент микропрограммы умножения иллю­стрирует возможности принудительной адресации:

программ, адреса возврата к которым запоминаются в стеке (STACK). Управле­ние связями между микропрограммами осуществляется полем F (выбор источни­ка адреса) и сигналами управления сте­ком: FE — выбор стека; PUP — загруз­ка/выдача адреса.

Модульное микропрограммирование позволяет использовать одни и те же ми­кроподпрограммы при обработке раз­личных команд, что резко сокращает объем используемой памяти.

Следующим шагом в развитии архи­тектуры MCU (рис. 1.10, в) является заме­на счетчика полноразрядным суммато­ром и введение в состав БИС счетчика циклов (TMR). Введение ALU позволяет осуществлять смещение адресов микро­команд на произвольное число ячеек, за-

(MIA),                   (Ml)

40             (AC, R0): = SRA (AC, R0)

41          (AC, R0): = SRA(AC + Rl, R0)

42             (AC,R0):=SRA(AC,R0)

43          (AC, R0): = SRA (AC + Rl, R0)

Условные переходы в простейшем случае также могут осуществляться нало­жением кодов условий (DY) на адреса ми­крокоманд (MlА). На рис. 1.10, а приведе­на схема (MCU), сочетающая в себе возможности принудительной и инкре-ментной адресации. Возможности обоих . методов хорошо иллюстрированы на примере микропрограммы умножения, требующей для то-разрядных операндов 2т ячеек памяти микрокоманд.

Введение в состав инкрементного MCU стека адресов (рис. 1.10,6) позво­ляет организовать модульное микропро­граммирование с осуществлением перехо­дов между несколькими уровнями микро-

даваемое по шине DA или DY, что предо­ставляет программисту такие преимуще­ства, как, например, индексирование самоперемещающихся программ для уни­версальных ЭВМ. Наличие счетчика ци­клов позволяет резко сократить затраты памяти при обработке циклических ми­кропрограмм. Например, микропрограм­ма умножения модулей m-разрядных чи­сел теоретически может быть записана с использованием четырех ячеек: одной подготовительной, запускающей счетчик на подсчет частоты CLK (Start TMR); двух реализующих цикл умножения мо­дулей чисел; одной для выхода из цикла с остановом счетчика (Stop TMR).

Рис. 1.10

Выход из цикла может осуществлять­ся сигналом переполнения таймера (ШТ= 0) с выбором из стека инкрементированного адреса ячейки входа в микро­подпрограмму.

Другим подходом является использо­вание для организации MCU комбина­ционной схемы (рис. 1.10, г), позволяющей за счет усечения по отношению к прину­дительной адресации возможностей пере­ходов сократить суммарную разрядность DYh F поля. Например, в комплекте «1п-fel-3000» [16] для управления PLA БИС, генерирующей 9-разрядные адреса, ис­пользуется 7-разрядная микрокоманда. Использование комбинационной схемы по отношению к MCU со встроенными АН] снижает степень интеграции и со­кращает время такта БИС, но приводит к резкому усложнению микропрограмми­рования.

Известные блоки микропрограммного управления отличаются также  наличием и числом регистров, стоящих в тракте микропрограммного управления. Следует отметить три основные схемы включения этих регистров: на адресных входах ROM микрокоманд (RMA); на числовых выхо­дах ROM микрокоманд (MIR); на входах и выходах ROM.

Рис 1.10, д — ж иллюстрирует все три схемы включения регистров. Первая и вторая схемы в принципе являются адекватными по быстродействию. Третья схема является избыточной. Ее недостат­ки либо преимущества по быстродей­ствию определяются в каждом конкрет­ном случае с учетом соотношения време­ни цикла регистров   PLA и ROM.

Альтернативой всем перечисленным подходам является организация MCU со встроенным накопителем микропро­грамм (рис. 1.10,з). БИС содержит: ре­гистр команд (RI); регистр состояний (RS); регистр управления (MIR); блок синхронизации   исполнения   микроопера-

ускорения переноса для достижения пре­дельного быстродействия. Кроме того, известны и «нетрадиционные» способы применения блоков ускоренного перено­са, например для ускорения сигналов группового разрешения запросов преры­ваний при использовании нескольких БИС-блоков приоритетных прерываний [17].

                Контрольные вопросы :

1. Архитектура блоков микро­программного управления

2. Обобщенная логическая структура

3. Организация схем образования адреса

{/spoilers}