Дискретные элементы систем. Исполнитель

Дискретные элементы систем.

Цель: изучение дискретных элементов систем.

План:

1. Основные понятия.

2.Классификация дискретных элементов ЭВМ

3. Логические элементы дискретных систем

4.  Триггерные  логические  элементы.

{spoiler=Подробнее}

1. Основные понятия.

Логические и вычислительные  возможности ЭВМ предопределили широкое их применение  при построении систем автоматического управления с объектами самой различной физической природы, например, аэродинамическими, космическими, морскими подвижными аппаратами,  тепловыми,  и другими энергетическими процессами атомных электростанций,  производственными технологическими  процессами  и т.  п.

Один из возможных   вариантов функциональной  схемы системы с ЭВМ, т. е.  Как видно, в общей структуре  цифровой  автоматической системы ЭВМ

может рассматриваться  как элемент системы, выполняющий определенные  функций  с сигналом, проходящим по каналу управления. Однако высокий уровень  организации структуры    заложенной в ЭВМ, и  исполнение ее узлов на базе микроэлектроники создают значительные преимущества цифровых автоматических  систем по сравнению  с непрерывными. К  этим  достоинствам  следует отнести: возможность реализации сложных алгоритмов управления, связанных  с обработкой большого объема информации, гибкость оперативной перестройки  структуры и программы функционирования системы, малую массу и габариты управляющего устройства  на базе ЭВМ. стабильность  характеристик, возможность   самоконтроля  работоспособности.

Основные блоки ЦВМ.

 Цифровая  ЭВМ состоит из следующих основных блоков: процессора (арифметического  устройства), запоминающего устройства  (ЗУ), устройства

управления  (УУ), устройства ввода (УВВ) и устройства вывода (УВ). Процессор предназначен для  выполнения  логических и  арифметических  операций. В ЗУ  хранятся  программы,  исходные данные, промежуточные и окончательные  результаты решения  различных задач. В ЗУ  хранятся программы , исходные  данные, промежуточные  и  окончательные  результаты  решения   различных  задач. Через устройства  ввода  исходных  данных, программ  и  выдача  результатов  вычислений. Устройство  управления  координирует  работу  основных  узлов  ЭВМ.

ЭВМ  является  устройством  дискретного  действия.  Все  исходного,  промежуточные и окончательные результаты  представляются в ней в виде цифровых кодов. Большинство же воздействий,  характеризующих  различные  физические  процессы  в  природе,  и  сами  объекты  управления,  к  которым эти воздействия прикладываются, являются непрерывными. Поэтому, чтобы использовать ЭВМ для обработки непрерывных процессов, необходимо иметь устройства сопряжения машины с непрерывной частью системы. Вводимые в вычислительную машину сигналы должны преобразовываться из непрерывной формы в дискретную, а результаты обработки – из дискретной в непрерывную. Эти функции, как отмечалось, выполняют аналого-цифровые цифро-аналоговые преобразования. При наличие в цифровой автоматической системе  датчиков с цифровым выходом ,а также цифровых исполнительных элементов необходимость в преобразовании сигналов, а следовательно, и в устройствах сопряжения, отпадает. Динамические  свойства ЭВМ как элемента системы управления можно характеризовать передаточной функцией, представляющей собой отношение дискретных преобразований. Лапласа или  z –преобразований решетчатых функций, соответствующих  входному и выходному сигналам вычислительной машины,

Алгоритм работы ЭВМ зависит от характера задач, которые должна решать  машина  в системе автоматического управления. Среди  множества задач возложенных  на ЭВМ, можно выделить две  наиболее часто встречающиеся в системах управления: первая состоит в формировании задающего воздействия и определении сигнала рассогласования, а иногда сводится только к определению текущей разности между задающим  воздействием и оценкой управляемой величины. Вторая  задача заключается в реализаций при помощи ЭВМ корректирующих элементов системы.

2.Классификация дискретных элементов ЭВМ

Элементной  базой цифровых ЭВМ являются нелинейные элементы дискретного действия, у которых выходной  сигнал в зависимости от входного изменяется скачкообразно. Существуют  различные признаки, по которым можно произвести классификацию элементов ЭВМ.

По числу устойчивых функциональных состояний элементы  дискретного действия  можно подразделить на двоичные   элементы: многоустойчивые элементы.

      Выходные   величины   двоичных  элементов имеют два фиксированных значения, соответствующие  двум устойчивым  состояниям, которые условно обозначаются нулем и единицей (0 и 1).

      Многоустойчивые элементы имеют несколько устойчивых состояний, среди которых наибольшее распространение получили троичные элементы (-1, 0, +1).

       Для синтеза сложных двоичных логических устройств используется аппарат математической логике, в котором функции принимают значение (1) и (0) и называются двоичными функциями. Алгебра логики  определяет логические связи, позволяющие составлять сложные двоичные функции из простых. Использование аппарата алгебры логики даёт возможность произвести синтез логических схем формальными математическими методами и оценить  проектируемое устройство  с точки зрения минимального числа элементов без вычерчивания схем.

       Одним из важных понятий алгебры логики является понятие о  переключательной функции. Функция называется переключательной или булевой, если она также , как и ее аргументы, может принимать два значения –0 и 1.Эта функция описывает логические связи между входными и выходными сигналами устройства и устанавливает однозначное соответствие между ними. По переключательной  функции можно составить переключательную цепь, соответствующую данной функции. Законы алгебры логики  позволяют упростить переключательную функцию и тем  самым найти более простую конфигурацию переключательной цепи. Переключательная функция задаётся таблицей ее значение в зависимости от  значений в зависимости от значений аргументов. В качестве  типового элемента можно использовать более сложный элемент И-ИЛИ –НЕ. Для уменьшения аппаратурных затрат при построении ЭВМ  функционально полный набор логических элементов делают избыточным. Кроме основных в функционально полный набор включают дополнительные элементы, например, И- ИЛИ, ИЛИ – И, ИЛИ –НЕ –НЕ и т. п. По характеру информационных сигналов логические элементы подразделяются на следующие типы: потенциальные, импульсно-потенциальные, импульсные, фазовые.

        В системе импульсно-потенциальных элементов используются сигналы 0 и 1 отображаются уровнями напряжения или тока.

         В позитивной логике высокий уровень потенциала соответствует логической 1, низкий уровень соответствует логическому 0, в  негативной логике – наоборот. Характерной особенностью потенциальных элементов является наличие связи по постоянному току между входом и выходом элемента.

3. Логические элементы дискретных систем

Схемы с диодно – транзисторной логикой (ДТЛ). Типовая схема логического элемента (для позитивной логике) реализует логическую функцию И – НЕ. Диоды Д1…Дn  совместно с резистором R1 образуют логическую схему И, а транзистор T1 с нагрузкой Rn выполняет роль инвертора  НЕ. Известны две наиболее распространенные модификации ДТЛ: с однотранзисторным усилителем на выходе и с усилителем на составном транзисторе.

       Диоды   Дсм1  и  Дсм2 в схеме с однотранзисторным усилителем создают смешение на базу транзистора Т1. Уровень порога  запирания транзистора определяется величиной резистора R2, задающего ток через диоды.

        При подаче на все входы диодов положительного напряжения высокого уровня произойдет  их закрытие и ток, протекающий через резистор R1, проступит  в базу транзистора Т1. Транзистор переходит  в режим насыщения и выходное  напряжение  будет соответствовать нулевому уровню. Если  на любом из входов схемы появится низкий уровень напряжения, то диод открывается , и ток , протекающий через транзистор Т1,переключится с базовой цепи транзистора в цепь источника входного  сигнала. Транзистор Т1 закроется и выходное напряжение станет соответствовать единичному уровню.

         Рассмотренная схема имеет тот недостаток, что при закрытом транзисторе из-за большой величины  сопротивления  Rк  она  не может  обеспечить достаточно большой выходной ток, а при емкостном характере  нагрузки возникает дополнительная временная задержка распространения сигнала.

            Для ликвидации этого недостатка  применяют схему с повышенной нагрузочной способностью на составном  транзисторе. Чтобы обеспечить усиление транзистора Т1, в схему вводится транзистор Т2, выполняющий функцию  второго диода смещения. При открытых транзисторах Т1, Т2 транзистор Т3 с малым сопротивлением  коллекторного резистора R4 закрыт за счет смещения уровня напряжения на базе с помощью  диода Д. Если  транзисторы Т1, Т2 закрываются, то Т3 открывается и работает  в режиме  эмиттерного повторителя, обеспечивая тем самым малое выходное сопротивление схемы и большой  выходной ток для заряда емкости нагрузки. Однотранзисторная схема с ДТЛ допускает коэффициент разветвления  Ŕ раз =7…10, а схема с повышенной нагрузочной способностью – Ŕ раз = 25. Среднее время задержки распространения сигнала для схем  ДТЛ составляет 20 нс. Преимущества схем  элементов с ДТЛ заключается в том, что помехоустойчивость и быстродействие у них выше, чем  у схем элементов с РТЛ, диоды занимают меньшую площадь микросхем по сравнению с резисторами.

 Схемы с транзисторно-транзисторной логикой ( ТТЛ).

       Основной особенностью ТТЛ является применение многоэмиттерных транзисторов, которые заменяют схемы совпадения И  в ДТЛ.

        Эмиттерные  переходы транзистора Т1 выполняют функцию, аналогичную входным диодам схемы с ДТЛ , а коллекторный переход – функцию  одного из диодов смещения. Основное преимущество этой схемы состоит в том, что во время перехода транзистора Т2 из насыщенного состояния в закрытое заряд, накопленный в базе, разряжается  через открытый  транзистор  Т1, который образует с учетом его цепи управления малое полное сопротивление. Благодаря этому обеспечивается прохождения тока утечки транзистора Т2 и в цепи его базы не требуется резистора смещения.

         Если на все входы многоэмиттерного транзистора Т1, поданы положительные сигналы высокого уровня, но ток через базовый резистор Ŕ1 втекает в базу транзистора Т2  и далее в базу транзистора Т3, что приводит к их насыщению. Транзистор Т4 закрывается, так как  напряжение  между коллекторами транзисторов Т2 и Т3 оказывается ниже, чем суммарный  порог отпирания транзистора  Т3 и диода  смещения Д. В результате  на выходе  будет напряжение нулевого уровня.

         Если в одном  из выходов  многоэмиттерного  транзистора появляется сигнал низкого уровня, то ток, протекающий через резистор Ŕ1, поступает во входную цепь схемы и транзистор Т1 насыщается.

          Транзистор Т2 закрывается, что приводит к закрыванию  транзистора Т3. Транзистор Т4 открывается и работает в режиме эмиттерного повторителя, так как сопротивление резистора Ŕ4 мало. Напряжение на выходе будет соответствовать напряжению единичного уровня.

          Показание  на рис.6.8,α схема ТТЛ реализует логическую функцию И – не . Элемент имеет специальные выводы К и Э для расширения группы входов по ИЛИ. При подключении  к этим  выводам элемента точек К' и Э' вспомогательного элемента – расширителя, изображенного на рис. 6. 8, б,  логическая функция , выполняемая полученной схемой, имеет вид ЗИ – 2ИЛИ – НЕ(рис 8,2 β).

           Нагрузочная  способность рассмотренной схемы достаточно велика, а коэффициент разветвления  Ŕ раз = 50. Время задержки сигнала в элементе ТТЛ составляет 10….30 нс. Схемы ТТЛ имеют сравнительно большое быстродействие, сравнительно большое быстродействие, сравнительно малую потребляемую мощность  и широко применяются для построения ЭВМ в виде системы элементов  серий 155 и К155. В этой серий  микросхемы запитываются напряжением  = 5B, логический 0 представляется сигналом низкого уровня Uº≤0,4В, а логическая 1 – сигналом высокого уровня U¹≥2,4 В.

 Схемы с эмиттерно-связанной логикой. Недостатком рассмотренных микросхем является то, что в одном из состояний транзисторы находятся в режиме насыщения. Их выключение связано с рассасыванием избыточного заряда неосновных носителей  в области базы, что приводит к уменьшению быстродействия  схем. Логические элементы  с эмиттерной  связью имеют малую величину задержки насыщения транзисторов и малой величине управляющего напряжения. Элементы ЭСЛ работают по принципу  переключения токов, дают возможность создания сверхбыстрых логических схем.

         На рис25,3 показаны типовая схема логического элемента с ЭСЛ, условное обозначение и схема расширителя ИЛИ.

          Схемы типового логического элемента выполнена в виде переключателя тока на транзисторах Т1, Т2, Т3 и двух эмиттерных  повторителях на транзисторах Т4 ( ИЛИ – НЕ ) и Т5 (ИЛИ), передающих сигнал с коллекторов транзисторов на выход.

           На базы  транзисторов Т1 и Т2  подаются входные сигналы, а на базы транзистора Т3 – опорное напряжение, обеспечивающее его открытое состояние  при нулевом входном напряжении. Серии интегральных микросхем типа 137 и 187  запитываются напряжением E = - 5В и работают со входными сигналами Uº= - 1,45В (логический 0) и ( U¹= - 0,95В (логическая1). Источник опорного напряжения вырабатывает поровое напряжение среднего уровня, относительно которого изменяется входной сигнал: Uon  = = - 1,2В.

           Если на базы транзисторов Т1 и Т2 подать напряжения, соответствующие логическому 0, то транзисторы  закроются  и  уровень  напряжения  на  выходе  эмиттерного  повторителя ( транзистора  Т4 )  станет  равным  напряжению  логической  1.  При  этом  транзистор  Т3  открыт,  и  напряжение  на  резисторе  R2  мало.  Это  напряжение  передается  на  выход  эмиттерного повторителя, собранного на транзисторе  Т5, и соответствует нулевому уровню. Если хотя бы на один из выходов транзисторов Т1 и Т2 подать напряжение – 0,95В (логическая 1), то транзистор, на базу которого подано напряжение, открывается, а транзистор  Т3  закрывается вследствие повышения напряжение на резисторе Ŕ3. При этом на выходе  транзистора Т4 будет напряжение, соответствующее логическому 0, на выходе Т5 – логической 1. Высокое быстродействие схем обеспечивается тем, что выходные транзисторы Т4 и Т5 работают в ненасыщенном режиме. Число логических входов элемента ЭСЛ может быть увеличено путем подсоединения к точкам К и Э основной схемы (рис 6. 9,α ) логического  расширителя ( рис. 6.9 б )

             Схемы с ЭСЛ  обладают большой нагрузочной способностью  (Ŕ раз = 25). Среднее время  задержки распространения сигнала – 3…6 нс. Недостатки схем с ЭСЛ: высокая  потребляемая  мощность, необходимость в двух независимых источниках питания.

4.  Триггерные  логические  элементы.

Одним  из  распространенных  элементов  вычислительных  систем  является  триггер,  который  может  находиться  в  одном  из  двух  устойчивых  состояний.  Одному  из  этих  устойчивых  состояний  приписывается  значение 1,  другому-0 .  состояние  триггера  различается  по  его  выходному  сигналу.  Под  влиянием  входного  сигнала  триггер  скачкообразно  переходит  из  одного  устойчивого  состояния  в  другое,  при  этом  скачкообразно  изменяется  уровень  напряжения  его  выходного  сигнала.  Парафазные  триггеры  имеют  два  выхода- прямой  Q (выход 1)  и  инверсный  Q ( выход 0 ). Однофазные  имеют один из двух выходов. В единичном состояние триггера на выходе Q имеется высокий уровень сигнала, а в нулевом – низкий. На выходе Q – наоборот.

       Все многообразие триггерных элементов потенциального типа может быть классифицировано по функциональному признаку и способу записи информаций  в триггер. В основу классификации по функциональному признаку положен вид функций переходов, характеризующий состояние входов  и выходов триггера в момент времени t  до его срабатывания  и в момент времени t = 1 после его срабатывания. В соответствие с функциональной классификацией  различают триггеры R-S, Д,Т,1-К и т. д. [ 9 ], [ 69 ].

        По способу записи информаций триггеры подразделяются на асинхронные и тактируемые  ( синхронные ). В асинхронных триггерах  информация записывается непосредственно  с поступлением сигнала на его вход, тогда как в тактируемых  триггерах , имеющих  информационные и тактовые входы,- только при подаче тактового импульса. Тактируемые триггеры  разделяют на триггеры, срабатывающие по уровню тактирующих импульсов, и триггеры с внутренней задержкой. В первых из них срабатывание триггера происходит одновременно  с поступлением тактирующего импульса, а во вторых – после окончания его действия.

           Тактируемые триггеры, работающие по уровню тактируемых импульсов, могут быть одно- n – тактными. Многотактные триггеры  характеризуются тем, что формирования  нового состояния  триггера  завершается с поступлением n-го тактового импульса. Тактируемые триггеры с внутренней задержкой являются, как правило, однотактными.

            R-S – триггер. Триггером  R-S-типа называется логический  элемент с двумя устойчивыми состояниями, имеющий два раздельных информационных входа R-S ( от английских слов reset- сброс и set-установка). При S= =1, R= 0 триггер принимает состояние 1 (Q=1), а при S =0,R=1 триггер принимает состояние 0 (Q=0 ), причем одновременная подача сигналов S =1, R=1 запрещена. Закон функционирования R-S триггера приведен в табл.10.На рис 6,18 показаны асинхронные схемы R-S  - триггера и их условные обозначения.

             Отличительной особенностью схем триггеров является то, что триггер, собранный на элементах ИЛИ-НЕ, является триггером  с прямыми входами, а на элементах И-НЕ-с инверсными входами.

             Синхронизируемый однотактный триггер на элементах  И-НЕ представлен вместе с условным обозначением на рис.6.19. Здесь элементы 1 и 2 образуют схему входной логике асинхронного R-S-триггера, построенного на элементах 3 и 4. Синхронизируемые тринггеры наряду с информационными входами R и S имеют вход синхронизации С. Кроме того, триггер может иметь несинхронизируемые входы   R  и  S  (на схеме  показан R – вход). Тогда работа триггера может осуществляться  либо под воздействием несинхронизируемых входов при С=0, либо под воздействием синхронизируемых входов. В последнем случае на несинхронизируемых входах должны быть сигналы, не являющие на состояние схемы. Переходы триггера для синхронизируемом входе R=1 определяет табл,10. Входная информация заносится в однотактный синхронизируемый R-S- триггер через элементы входной логике при наличие сигнала синхронизаций. При отсутствие сигнала синхронизации триггер может быть установлен в состояние 0 путем подачи на несинхронизируемый  вход  R сигнала R=0. Более устойчивой работой отличаются триггеры , выполненные по схеме М-S ( основной – вспомогательный ) с инвертором на элементах И-НЕ ( рис .6.20 ).

     3 D-триггера. Это логический элемент  с двумя устойчивыми состояниями и одним информационным входом D для установки триггера в состояния 1 и 0 . Триггер предназначен для задержки сигнала. В отличие от R-S триггера в D –триггере отсутствует режим хранения предыдущего состояния ( R=0,S=0 ).

      Тактируемый D-триггер имеет закон функционирования, приведенный в таб .11. Один из вариантов D-триггера и его условное обозначение показаны на рис. 6. 22. При  D=1 и C=1 на выходе элемента 1 будет уровень логического 0, который поступает на входы элементов 2 и 3. Вход элемента 2 блокируется, а его выход с уровнем логической 1 устанавливает триггер в единичное состояние Q( t=1 ) = 1. Если D=0 и C=1, то на выходе элемента 1 будет уровень логической 1, а логический 0, полученный на выходе элемента 2, установит триггер в состояние Q( t= 1 ) =0.

      Таким образом, тактирующим импульсом в триггер записывается та информация, которая была на входе D до его поступления. Для устойчивой работы триггера необходимо, чтобы информация на  входе не изменялась во время действия тактирующего импульса.D-триггер на формальных нейронах может быть построен по типу M-S с парафазным входом ( рис .6.23 ). При поступлении тактирующего импульса информация записывается в основном М –нейроне, при этом состояние вспомогательного нейрона остается без изменения. По окончание  тактирующего импульса состояние основного нейрона переписывается во вспомогательный нейрон. Длительность задержки информации на выходе этого триггера равна длительности тактирующего импульса.

             Т-триггер. Это элементы с двумя устойчивыми состояниями и общим входом T, изменяющий свое состояние на противоположное при подаче на вход управляющего (счетного) сигнала. Закон  функционирования  триггера  в  табл. 12,  на  которой  видно,  что  единичный  входной  сигнал  изменяет  состояние триггера  на  противоположное,  а  нулевой  оставляет  без  изменения.  Т-триггер  осуществляет  операцию  суммирования  по  модулю 2 сигнала  состояния  триггера  Q  входного  сигнала  Т.

         Устойчивую  работу  Т-триггера  на  элементах  И-НЕ  (рис. 6.24,а)  обеспечивают  элементы  задержки  Э3 1  и  Э3 2,  включенные  в  цепь  обратной  связи  выходов  триггера  с  их  информационными  входами.  При  этом  время  задержки  t3   сигнала  в  Э3   должно  быть  больше  длительности  входных  импульсов.

Контрольные вопросы:  

1. Основные понятия о дискретных элементах.

2.  Расскажите о классификации дискретных элементов ЭВМ.

3. Устройство логических элементов дискретных систем

4.  Принцип работы триггерных  логических  элементов.

Литература:

           {/spoilers}